首页
58问答库
>
在Verilog HDL语言中，always @ （*） 是什么意思？
在Verilog HDL语言中，always @ （*） 是什么意思？
2024-11-05 20:34:42
推荐回答（2个）
回答（1）：
是的，这里的*号代替了本always模块里面所有的触发信号。
回答（2）：
相当于while语句
相关问答
在Verilog里边 always@(*)语句是什么意思？
verilog hdl 语言里面，always @ (1) ...
verilog 中的always @ ( * )是什么意思？
verilog语言中always的用法是什么？
verilog语言中always的用法
Verilog hdl 中always @(negedge ...
Verilog HDL语句中 always后总有一个@ 是什...
请教关于verilog HDL语言中关于always语句块的...
最新问答
电动机工作原理
我的户口在2002年毕业后就挂在海峡人才市场，我老公、儿子的户口与公公、婆婆在一起（不是福州户口）
电脑声卡怎么关
家庭的概念是什么？
太笨了是不是找不到工作呀，太笨了是不是活该被人欺负呀，太无能的人是不是会被很多人嫌弃冷漠呀
太原好兄弟搬家服务有限公司怎么样？
南京航天晨光待遇怎么样？福利呢？一般情况下年终奖会有多少，我是学机械的
怎样才算是真正爱上一个人了，那是一种什么样的感觉？？？？拜托各位大神
今年高考数学真的难吗？
我24岁，想买块皮带手表，价位4000…5000，什么牌子好看？
