首页
58问答库
>
在Verilog HDL语言中，always @ （*） 是什么意思？
在Verilog HDL语言中，always @ （*） 是什么意思？
2024-11-05 20:34:42
推荐回答（2个）
回答（1）：
是的，这里的*号代替了本always模块里面所有的触发信号。
回答（2）：
相当于while语句
相关问答
在Verilog里边 always@(*)语句是什么意思？
verilog hdl 语言里面，always @ (1) ...
verilog 中的always @ ( * )是什么意思？
verilog语言中always的用法是什么？
verilog语言中always的用法
Verilog hdl 中always @(negedge ...
Verilog HDL语句中 always后总有一个@ 是什...
请教关于verilog HDL语言中关于always语句块的...
最新问答
在Verilog HDL语言中，always @ （*） 是什么意思？
我是安徽省阜阳市颖上县人，今年超生第三胎合作医疗可以报销吗？
T恤平铺拍摄如何拍出立体感褶皱如何折出来的
为什么我的oppor11s联通卡，设置4G不可以，让自动选择只有3G
女生家长管得严，怎么让她找借口出去玩玩？
请问有介绍香港无线台(TVB)配音的日剧或大陆剧的网站吗？我只想知道消息，什么时候播放什么剧集。
电脑能读出U盘但是读移动硬盘时却显示无法识别是怎么回事？
油性皮肤可以用魔白面膜和魔白系列的护肤品吗?
OPPOa59s可以同时用两张联通卡吗？
小狗得了神经性脊椎炎怎样解决
