首页
58问答库
>
verilog 的always里面if（）中的判断条件没有进行判断！？急急急！！
verilog 的always里面if（）中的判断条件没有进行判断！？急急急！！
2024-11-06 00:35:49
推荐回答（2个）
回答（1）：
以下语句是错误的：
if(cnt_dis==1'b10)
因为1'b10实际上相当于1'b0。你应该改成2'b10
回答（2）：
放begin 里面吧，在always @（）后面加一组begin end
相关问答
verilog always敏感列表和if条件的区别
verilog if条件中能用posedge作为判断条件吗
verilog中没有always的@如何理解？
Verilog中always中有多个if语句，且两个或多个i...
verilog中if的判断语句可以写（posedge 某信号...
Verilog语言中条件判断的参数变量问题
VerilogHDL的always过程中IF语句判断的表达式...
verilog HDL 中 在 always 的敏感条件 的...
最新问答
verilog 的always里面if（）中的判断条件没有进行判断！？急急急！！
为什么遥感影像中植物呈现红色
若全集U=R，集合M={x|x2＞4}，N={x|3?xx+1＞0}，则M∩（?UN）等于______
iphone4S手机右侧边框部分，就是后面的摄像头下面一点发热，感觉挺烫的！是什么问题呀！
登总账时，本年合计每月都要写吗？本月合计的时候余额不用结出来吗?还有本月合计下化单红线吗
饿了么，美团，百度外卖哪个工资待遇好
2013年农历7月28日新历是几月几号
郁闷求解，今天去建行办业务，建行说我可以办信用卡，并极力推存我办，可我当时只有身份证，其它什么证明都
事业单位面试女士着装要求是什么？
麻烦了。数学兴趣小组里有4名女生和3名男生，一次数学考试，女生平均成绩90分，男生的平均成绩比全组
