首页
58问答库
>
verilog 的always里面if（）中的判断条件没有进行判断！？急急急！！
verilog 的always里面if（）中的判断条件没有进行判断！？急急急！！
2024-11-06 00:35:49
推荐回答（2个）
回答（1）：
以下语句是错误的：
if(cnt_dis==1'b10)
因为1'b10实际上相当于1'b0。你应该改成2'b10
回答（2）：
放begin 里面吧，在always @（）后面加一组begin end
相关问答
verilog always敏感列表和if条件的区别
verilog if条件中能用posedge作为判断条件吗
verilog中没有always的@如何理解？
Verilog中always中有多个if语句，且两个或多个i...
verilog中if的判断语句可以写（posedge 某信号...
Verilog语言中条件判断的参数变量问题
VerilogHDL的always过程中IF语句判断的表达式...
verilog HDL 中 在 always 的敏感条件 的...
最新问答
ug8.0制图环境下，所生成的视图不是我想要的怎么修改
2016年文科考410分可以上什么学校
三国演义50、49回译文
想去别人家串门,别人又不想让去,该怎么办?
只要和我老婆一吵架，姨姐子就会说使我老婆跟我离婚。
我是高三学生了，可是文综很差，不到200分，特别是历史和地理 ，怎么记也记不住。还有数学，也很差。有...
萘敏维跟润洁滴眼液哪种好?
2008年奥运会正式开幕前十多天的一场预演中，中国青年舞蹈家刘岩从三米高的跳台上坠下，造成胸椎以下高位
急求 用电压比较器做一个电路 0到5v让灯在2到4v时亮 低于2高于4v灭 电路图！！！谢谢啊
小米2系统更新到14.0,怎么还原系统MIUI.JLB.12.0稳定版，没有备份。。急
