Verilog中always中有多个if语句,且两个或多个if语句的执行条件同时满足时,其执行是否有先后顺序

2024-11-06 00:34:06
推荐回答(1个)
回答(1):

最好的方法你自己编译后看看生成的rtl看看它是怎么构成的; 这个语句的执行可以说没有先后顺序,同时赋值,看看内部RTL网络就知道了;