时钟信号
是指有固定
周期
并与运行无关的
信号量
。
时钟信号是
时序逻辑
的基础，它用于决定
逻辑单元
中的状态何时更新。
时钟
边沿
触发信号意味着所有的状态变化都发生在时钟边沿到来
时刻
。
在边沿触发机制中，只有
上升沿
或下降沿才是有效信号，才能控制逻辑单元
状态量
的改变。至于到底是上升沿还是下降沿作为有效触发信号，则取决于
逻辑设计
。
同步是
时钟控制系统
中的主要制约
条件
。同步是指在有效信号沿发生时刻，希望写入
单元
的数据也有效。数据有效则是指数据量比较稳定（不发生改变），并且只有当输入发生变化时
数值
才会发生变化。由于
组合电路
无法实现反馈，所以只要输入量不发生变化，输出最后最终会是一个稳定有效的量。
主板上面说的时钟信号就是CPU的外频率
由时钟芯片来供给！
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024