verilog问题:如何在testbench的initial里,如何检查某个信号在一段区间内是否恒定没发生值的变化?

2024-11-28 09:25:19
推荐回答(1个)
回答(1):

首先写testbench就是为了看波形。
如果想让a不停的反转变化可以这么写。
initial
begin
a = 0;//初始值
forever #5 a = ~a; //a每延时5个时间单位,反转一次;

end