首页
58问答库
>
verilog语言中短位长变量赋值给长位长的变量，是否可以直接赋值？
verilog语言中短位长变量赋值给长位长的变量，是否可以直接赋值？
2024-12-03 19:44:20
推荐回答（2个）
回答（1）：
先赋值，再扩展
比如
assign B = { 3'b000, RGB[4:0] };
回答（2）：
建议使用 R={3‘b0,RGB[15:11]} 这个格式赋值，多余的高几位赋0，不容易出错。
相关问答
VERILOG中怎么给可变长度的变量赋值全是1
verilog 位宽可以是变量吗
Verilog中给某一个位宽大于1的变量赋值，在时序仿真波形...
verilog语言中reg类型直接赋值会有什么风险
Verilog赋值问题
verilog initial中for循环赋值几个变量，这几...
verilog中，对1位reg型变量赋值是否有必要用if语句...
verilog语言中，如何给变量赋初值，并能保证赋初值的语句...
最新问答
东方神起韩文歌的歌词（中韩文都要）..亲们..拜托了...
中锋一般穿什么篮球鞋打
压力大了，想哭却哭不出?
1. 无形资产摊销与固定资产计提折旧的主要区别是什么?
请问淘号猪租号王者荣耀拥有多个稀有皮肤的账号多少钱？
帮帮忙！！小儿鼻窦炎怎么治疗。
网上香奈儿牌子的香水是真的吗？
请老师将如下指标改成通达信选股公式谢谢
大连的工业比较密集的地方有哪些
Lisa的舞蹈实力到底有多好？
