verilog中我写这样的语句报错 always(posedge clk or negedge reset) begin if(reset) ..... end

2024-11-27 03:45:30
推荐回答(3个)
回答(1):

always(posedge clk or negedge reset)这样写的话表明你想异步复位的,但是异步复位就要reset取反,所以会有问题

回答(2):

always @ (posedge clk or negedge reset)
begin
if(!reset) .....
end

因为是negedge ,所以是reset为低时复位。

回答(3):

always后面要加@