首页
58问答库
>
用verilog HDL设计一个三分频器，输入时钟占空比为1:1，要求分频器的输出脉冲的占空比为1:2？
用verilog HDL设计一个三分频器，输入时钟占空比为1:1，要求分频器的输出脉冲的占空比为1:2？
2024-11-16 03:33:23
推荐回答（1个）
回答（1）：
这个很简单啊。
用模3计数器实现：计数器数值小于2（等于0、1）的时候，clk_out = 0；计数值等于2的时候，clk_out = 0。
相关问答
最新问答
忧郁症一般需要多长时间才能治愈？
ps中做出的CMYK的图片与导出后jpg格式的图片颜色不一样，那写真机打出的颜色是跟哪个一样的？？？
关于食品安全手抄报的内容。
怎样把手机微信里文件传到电脑上
卸载不了瑞星杀毒软件咋办
吉娃娃腿像站不起来什么毛病
轩辕剑天之痕第一集昨晚播出了 但是今天在网上应该有谁能发个网址我找不到 即使找到也是卡死了
中考的试题全省都一样吗？
怎样设置小米2S的锁屏壁纸？
沈阳航空航天大学的设计学考研考场在新校区（道义）还是老校区（皇姑）
