这个就是一个时序信号发生器啊，循环计数，每次计到15就返回为0，也就是所谓的16分频，对clk时钟分频，Q(3) Q(2) Q(1)是计数器的相应位，Q(0)是2分频，Q(1)是4分频，Q(2)是8分频，Q(3)是16分频，EN、LOCK、CLK的时序之间有一定的相位要求，周期是一样的，所以通过计数器不同的分频组合而成。
程序前面定义了一个4位的信号量Q，Q（3）就是Q的最高位，Q(2)是Q的次高位，以此类推。
