58问答库 > VERILOG HDL中，always（变量 变量）之间何时用or，何时用逗号？

VERILOG HDL中，always（变量 变量）之间何时用or，何时用逗号？

2024-11-25 22:11:43
推荐回答（4个）
回答（1）：

or： 1、always @（posedge CLK or negedge RST）
2、always@（A or B or C）
SUM = A + B + C；
verilog语言中，敏感列表 中用 'or' 来连接过个事件名或者信号名

回答（2）：

在Verilog的新版中支持OR和「，」。

回答（3）：

用or是绝对没问题的，用逗号的没见过。

回答（4）：

一样的，目前verilog的版本应该都兼容了

相关问答
Verilog hdl 中always @(negedge ...
采用verilog hdl进行硬件设计中，case语句的使用...
在Verilog HDL语言中，always @ （*） 是...
Verilog HDL中，always @(a,b)与alw...
verilog 如何处理需要在两个always 中赋值的变量...
verilog 里面，always和always@(*)有区...
Verilog HDL语句中 always后总有一个@ 是什...
verilog always敏感列表和if条件的区别
最新问答
win7电脑右键菜单中的"将此程序锁定到任务栏"选项怎么打开
多路通程控电话交换机，如何内线代接？
百度小凤仙怎样养小凤仙花有啥好处
永川到资阳的票需要健康证才可以取吗？
一道数学题,做对了再追加20分一定!
神的同音字，要10个
爱穿黑色衣服的女人是什么样的心理性格
手机去换下屏幕要过多久才能换好的？
资本主义经济法最早产生于哪个国家
怎样才能加如特种部队？都需要什么样的考核？
返回顶部

内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024