首页
58问答库
>
verilog 如何将一个模块reg变量在例化时赋值到一个顶层模块的reg中?
verilog 如何将一个模块reg变量在例化时赋值到一个顶层模块的reg中?
2024-11-03 04:15:05
推荐回答（2个）
回答（1）：
在顶层调用模块中的reg变量并哗x，需要在顶败告层定义一个变量y是wire型来传递x变察蔽明量的值，再把y给其他reg，或者直接用y
回答（2）：
把那个reg变量作为子模块输出到顶层模块去就可以了
相关问答
最新问答
12v195ah蓄电池充电电流应该多少
麻烦大家来帮我看看这玉石是天然的还是人工合成染色的，还有大概值多少钱
苹果id 账号和密码给我用用 谢谢
电子商务专业的学生毕业后可以从事那些工作
成都绵阳有哪些本科大学
有谁在临沂市中医医院做过包皮手术？
小米手环怎么添加到米家智能家庭app里
淘宝开螃蟹店需要营业执照吗
请客观评价一下，日本自明治维新后，天皇手中握有多大权力
怎么通过苹果ipad序列号查询维修记录
