首页
58问答库
>
verilog中的逻辑与（&&）在vhdl中怎么表示？
verilog中的逻辑与（&&）在vhdl中怎么表示？
2024-12-04 15:56:20
推荐回答（1个）
回答（1）：
都是and
1位和1位运算就是按位与
"00100" and"01001"出的结果就是按位与
vhdl这个没有分开
相关问答
最新问答
用VC++MFC中的MSCOMM控件编写的串口通信程序，在自己的电脑上运行很正常，在WIN7的电脑上就打不开串口。
马桶安装后不靠墙
小米2a一般下单后几天可以发货呢？
steam未转变者为什么我点开始会弹出一个匡，上面写着无法连接更新服务器之类的，
大学期间的人际关系重要吗？
安徽省2013年公务员考试报名和考试时间
二月初八是什么星座和那个星座最配
30和40的最小公倍数是什么 我给你加分哦
唐山大地震的原因到底是什么
新手如何快速学车
