首页
58问答库
>
EDA的数字钟设计报告 使用verilog hdl语言编写
EDA的数字钟设计报告 使用verilog hdl语言编写
2024-11-29 14:25:57
推荐回答（3个）
回答（1）：
给个邮箱发给你
回答（2）：
我是用C语言和C++和汇编语言编程的 你说的EDA，电路我不太懂
回答（3）：
这个其实蛮简单的，但是怎么没有联系方式啊
相关问答
可否发你的“EDA的数字钟设计报告 使用verilog hd...
课题：多功能数字钟的设计使用verilog HDL语言
EDA用Verilog 语言编写
EDA用Verilog HDL语言描述电子秒表设计（包括代码...
怎样用Verilog HDL语言设计一个多功能秒表——我的E...
EDA问题：用verilogHDL语言设计一个mealy型计...
用verilog hdl 语言编写数字钟源程序，译码器，60...
EDA实验 时序逻辑设计 用Verilog 语言实现基本电路...
最新问答
我的电脑不管是音响还是耳麦都没声音了 怎么办呢
诺基亚5800下载手机版的QQ
二元猪跟三元猪有什么区别?
蜡笔小新有首歌一直唱一个音的 很可爱的
钢琴克罗徳曼和海资曼哪个品牌高档
和老婆结婚三年多了，经常吵架，这次吵架后。我骂了她，还说了狠话。提出离婚之类的话。我们都在外面一起
琵琶与枇杷这个故事的启发
一个多元线性回归模型中解释变量有的取对数有的没取，如何用eviews解决异方差问题
就想爱着你 主题曲是什么
各位动漫达人帮忙推荐动画啊！
