verilog 中wire型变量和reg型变量可以作对比吗简单一点说。REG 用于时序逻辑，WIRE用于组合逻辑。reg 用于 always @ （posedge clk） 的always 块中。wire 用于 assign W_xx = xx&&yy&&zz 中。
