用vhdl语言编写简单的数字钟程序,仿真出现问题,求大神解答

2025-04-14 22:07:19
推荐回答(1个)
回答(1):

分频周期不要太大,不然波形显示不完整,结果就是没有仿真输出,因为后面的波形是现实不到的