quartus II 中如何用verilog源文件生成原理图

2024-12-01 01:27:54

推荐回答（4个）

回答（1）：

1、打开quartus II，用verilog源文件，先点击file文件，下来菜单点击create/update。

2、然后我们选择右侧的create symbol file for current file生成原理图。

3、打开后界面随意右键弹出下来列表，选择insert。

4、右边出现选择菜单，点击选择symbol。

5、在选择的框中选择点击一个你需要的路径点击即可生成原理图到文件夹。

回答（2）：

准备好HDL源文件，编译综合都能通过，在project navigator 中的file 目录下找到源文件，右键点击源文件，选中 create symbol files for current file；完成后就生成了原理图，不过符号只能在符号文件中打开使用。

回答（3）：

楼上的意思说的是把用verilog文件生成原理图模块（symbol），直接转换成原理图文件我没试过，但是可通过综合看到文件的原理图结构。

回答（4）：

如果是要看网络关系的话，

toolS>>netlist viewers
一般网络分析都是RTL级，选RTL viewer