首页
58问答库
>
verilog 里的always执行条件
verilog 里的always执行条件
2024-11-06 08:05:52
推荐回答（1个）
回答（1）：
always@（*）代表的是：每当这个always块内的赋值语句右手变量发生变化的时候，都能当做always块的执行条件
一般在写组合逻辑电路时候，遇到条件比较繁杂的时候，可以使用*代替条件列表
相关问答
最新问答
中国鬼文化的介绍
三年级过春节作文不少于300个字
完美国际新八军洗髓需要保精炼吗，
Qual是什么意思
恶魔和天使的故事
我刚刚下载在U盘里的奥特曼格斗进化3是镜像ISO文件，怎么不刻录光盘，在电脑上打开玩，有人说要添加
新航道英语怎么样？
河南洛阳有哪些建材市场或灯具市场
一九七九年九月二十一出生属羊的人八字算命
名人名言··
