有关C语言编程的题！急！！！

2025-02-27 04:28:24

推荐回答（2个）

回答（1）：

PWM软件

PWM控制器会产生一连串脉冲。通常需要规定脉冲的周期和宽度。占空比被定义为脉冲宽度与周期的比值。PWM有着广泛的应用，大多数情况下用于控制模拟电路。因为数字信号连续变化的速率相对较快(当然取决于信号周期)，因此最终会形成一个用来控制模拟设备的平均电压值。当PWM脉冲流应用于马达时，马达的转速就能正比于占空比(从0%到100%)。如果占空比增加，马达转速就会提高，反之，如果占空比减小，马达的转速随之也会降低。

用软件编写这样一个PWM控制器是相对比较容易的任务，但它有助于我们简明扼要地描述如何用Verilog设计硬件。清单1给出了PWM的C代码。

清单1：完全用软件实现的位脉冲PWM控制器。

void

pwmTask(uint32_t pulse_width, uint32_t period)

{

uint32_t time_on=pulse_width;

uint32_t time_off=period-pulse_width;

while (1)

{

pwm_output=1;

sleep(time_on);

pwm_output=0;

sleep(time_off);

}

}

根据脉宽(pulse_width)和周期(period)参数值，计算出输出为高电平和低电平的时间。接下来将输出引脚置为高电平，并等待time_on设定的时间值之后，将输出变为低电平，并等待time_off参数设定的时间值。下个周期再重复这样的过程，并无限循环下去。

Verilog模块

清单2给出了一个简单的Verilog模块，实现带异步复位功能的8位宽寄存器。寄存器的输入“in”在时钟的上升沿被赋值到输出“out”，直到clr_n复位信号的下降沿到来(此时输出将被赋值为0)。

清单2：实现带异步复位功能8位宽寄存器的Verilog编写模块。

module simple_register(in, out, clr_n, clk, a);

//端口声明

input

input

input [7:0]

input

output [7:0]

clr_n;

clk;

in;

a;

out;

//信号声明

reg [7:0]

wire

out;

a;

//实现带异步清除的寄存器

always @(posedge clk or negedge clr_n)

begin

if (clr_n==0) // could also be written if (!clr_n)

out<=0;

else

out<=in;

end

//连续赋值

assign a=!out[0];

endmodule

粗略地看Verilog与C语言有许多相似之处。分号用于结束每个语句，注释符也是相同的(/* ... */和// 都是熟悉的)，运算符“＝＝”也用来测试相等性。Verilog的if..then..else语法与C语言的也非常相似，只是Verilog用关键字begin和end代替了C的大括号。事实上，关键字begin和end对于单语句块来说是可有可无的，就与C中的大括号用法一样。Verilog和C都对大小写敏感。

当然，硬件和软件的一个重要区别是它们的“运行”方式。硬件设计中用到的许多单元都是并行工作的。一旦设备电源开启，硬件的每个单元就会一直处于运行状态。虽然根据具体的控制逻辑和数据输入，设备的一些单元可能不会改变它们的输出信号，但它们还是一直在“运行”中。

相反，在同一时刻整个软件设计中只有一小部分(即使是多软件任务也只有一个任务)在执行。如果只有一个处理器，同一时间点只能有一条指令在执行。软件的其它部分可以被认为处于休眠状态，这与硬件有很大的不同。变量可能以一个有效值而存在，但大多数时间里它们都不在使用状态。

软硬件的不同行为会直接导致硬件和软件代码编程方式的不同。软件是串行执行的，每一行代码的执行都要等到前一行代码执行完毕后才能进行(中断的非线性或操作系统的命令除外)。

一个Verilog模块的开头是关键字module，紧跟其后的是模块名称和端口列表，端口列表列出了该模块用到的所有输入输出名称。接下来是端口声明部分。注意：所有的输入输出既出现在模块第一行的端口列表中，也会出现在端口声明(declaration)部分中。

在Verilog中有二种类型的内部信号用得比较多，它们是reg和wire。它们具有不同的功能。所有端口都有一个名称相同且声明为wire的信号。因此连线line被声明为wire不是必要的。reg会保持上次的赋值，因此不需要每次都进行驱动。wire型信号用于异步逻辑，有时也用来连接信号。因为reg可以保持上次的值，因此输入不能被声明为reg类型。在Verilog模块中可以在任何时候异步地将输入改变为任何事件。reg和wire的主要区别是，reg类型的信号只能在过程块(后面会谈到)中赋值，而wire类型的信号只能在过程块外赋值。这两种信号类型都可以出现在过程块内部和外部的赋值运算符右边。

使用关键字reg并不一定意味着编译器会创建一个寄存器，理解这一点是非常重要的。清单2的代码中有一个reg类型8位宽的内部信号out。该模块使用寄存器源于always模块(过程块的一种)的编程方式。值得注意的是，信号a是一个wire类型，因此只能在连续赋值(continuous assignment)语句中赋值，而reg类型的out信号只能在always块中赋值。

always块是过程块的一种，仅在某种变化发生时用于更新信号。always语句圆括号里的表达式组被称为敏感列表，格式是：(表达式or表达式…)

只要敏感列表中的任何一个表达式值为真，always块中的代码就会被执行。Verilog中用于上升沿和下降沿的关键字分别是posedge和negedge。这二个关键字经常被用于敏感列表。在本例中，如果clk信号的上升沿或clr_n的下降沿信号发生时，always块内部的语句就会被执行。

为了用好寄存器，输出必须在时钟的上升沿得到更新(下降沿也可以，但上升沿更常见些)。增加negedge clr_n会使寄存器在clr_n信号的下降沿复位。但并不是所有的敏感列表都会包含关键字posedge或negedge，因此在实际硬件中并不总是存在真实的寄存器。

always块内的第一条语句判断clr_n信号的上升沿有没有发生。如果有，下一行代码把out置为0。这些代码行实现了寄存器的异步复位功能。如果条件语句是：if(negedge clr_n and clk==1)，那么该语句实现的就是基于时钟的异步复位。

读者可能已经注意到，always块中的赋值运算符与以关键字assign开头的连续赋值语句中用到的运算符不一样。"<="运算符用于非阻塞性(nonblocking)赋值，而"＝"运算符用于阻塞性(blocking)赋值。

在一组阻塞性赋值语句中，在下一个阻塞性赋值语句执行前需要计算并赋值第一个赋值语句。这一过程就象C语言中语句的顺序执行。而非阻塞语句在执行时，所有赋值语句的右边被同时计算和赋值。连续赋值语句必须使用阻塞赋值语句(否则编译器会报错)。

为了减少代码出错的概率，建议在顺序逻辑(例如希望以寄存器方式实现的逻辑)always块中的所有赋值语句使用非阻塞性赋值语句。大多数always块应该使用非阻塞性赋值语句。如果always块都是组合逻辑，那么就需要使用阻塞性赋值语句。

PWM硬件

编写存储器映射硬件模块的首要任务是以软件方式决定寄存器映射图。在PWM案例中，一般设计师希望能用软件设置周期和脉宽。在硬件设计中用计数器统计系统时钟周期数是非常容易的。因此要用到两个寄存器，分别命名为pulse_width和period，并且都在时钟周期内度量。表1给出了PWM的寄存器映射图。

为了确定输出信号，硬件可简单地通过将period和pulse_width寄存器内容作为运行中的计数器保持的输出。

接下来要为PWM选择端口，大多数端口可以依据总线架构而定。表2提供了通用存储器映射PWM的信号描述概要。通常为低电平有效的信号命名做法是在信号名上加“_n”，对于控制信号更是如此。表2中的write_n和clr_n信号就是低电平有效的信号(下降沿触发)。

至此我们已经定义好了硬件模块的接口，接下来就可以开始编写Verilog代码了。清单3给出了一个实现例子。

清单3：用Verilog实现的PWM硬件。

module pwm (clk, write_data, cs, write_n, addr, clr_n, read_data, pwm_out);

input

input [31:0]

input

input

input

input

output [31:0]

output

clk;

write_data;

cs;

write_n;

addr;

clr_n;

read_data;

pwm_out;

reg [31:0]

reg [31:0]

reg [31:0]

reg

reg [31:0]

wire

period;

pulse_width;

counter;

off;

read_data;

period_en, pulse_width_en; //写使能

// 定义period和pulse_width寄存器的内容

always @(posedge clk or negedge clr_n)

begin

if (clr_n==0)

begin

period<=32'h 00000000;

pulse_width<=32'h 00000000;

end

else

begin

if (period_en)

period<=write_data[31:0];

else

period<=period;

if (pulse_width_en)

pulse_width<=write_data[31:0];

else

pulse_width<=pulse_width;

end

end

// period和pulse_width寄存器的读访问

always @(addr or period or pulse_width)

if (addr == 0)

read_data=period;

else

read_data=pulse_width;

always @(posedge clk or negedge clr_n)

begin

if (clr_n==0)

counter<=0;

else

if (counter>=period-1)

counter<=0;

else

counter<=counter+1;

end

always @(posedge clk or negedge clr_n)

begin

if (clr_n==0)

off<=0;

else

if (counter>=pulse_width)

off <= 1;

else

if (counter==0)

off<=0;

else

off<=off;

end

assign period_en = cs & !write_n & !addr;

assign pulse_width_en = cs & !write_n & addr;

//PWM输出

assign pwm_out=!off;

endmodule
首先是端口说明，接着是内部信号说明。构成PWM软件控制接口的存储器映射型寄存器被声明为reg。该代码行只允许以32位的方式访问这些存储器映射型寄存器。如果需要8位或16位访问，就必须将寄存器分割成4个8位寄存器，并增加字节使能信号逻辑。用Verilog代码实现这一功能是非常简单的。always块中已赋过值的所有信号都被声明为reg类型。声明为wire类型的信号是period和pulse_width寄存器写入使能信号。这些信号使用连续赋值语句进行赋值。

回答（2）：

楼上会不会搜索啊？搜了这么个

最新问答

石牌到常熟的车在哪里有站

每天晚上都是吃一根黄瓜,第二天早上空腹血糖仍高踞8.9点儿,该咋办呀？

多个M42口镜头，用一个M42-EOS电子转接环可以吗？

清华大学（每一年级）放寒假和暑假大约多少天？

求《士兵突击》袁许.史许.高许的同人文集。发到我邮箱549652083@qq.com 不要发网址。大榭。

请问恒洁卫浴集团怎么样？恒洁智能马桶怎么样？