首页

58问答库 > verilog hdl 中的符号

verilog hdl 中的符号

请问verilog中的@是什么含义?具体怎么用呢

2024-11-06 10:47:20

推荐回答（2个）

回答（1）：

@可以简单的字面意思理解，就是在右边的事件发生时做什么
比如always @（posedge clk ）begin .... end
就是说在clk的上升沿这个事件触发时，总是（always）要执行后面的语句（begin和end之间的）

回答（2）：

@是表示在（）里面的信号发生变化的时候下面的begin—end行为语句就执行。（）里就是一些信号，比如常见的clk啊，当clk变化比如设置的上升沿posedge就是当clk从0变到1时，行为语句就执行。

相关问答

verilog hdl 中的符号请问verilog中的@是什...

关于verilog HDL有符号运算

在Verilog HDL设计中用什么表示异或

Verilog HDL 数学符号^和||的意思

关于verilog HDL的有符号算术问题

Verilog HDL语言中如果是有符号数怎么定义啊？Par...

verilog里面这个符号是干啥的啊？

在verilog hdl中&是什么运算符

最新问答

c1驾照6年到期了，在外地可以换证吗？

父亲家暴母亲不想离婚我该如何劝说？

为什么越想得到的东西越是得不到？

PLS plf- LDP LDF发出来的脉冲能被万用表检测到吗 ldp x000 out y000 在y0两端能检测到电压吗

魔兽世界BT副本BOSS攻略

感冒流鼻涕，打喷嚏，流眼泪吃什么药好

汽车电瓶没电，开多久可以充满？

汉兰达和讴歌RDX哪个好

请问小学、初中、高中的第一节语文课都怎么上？

每天晚上都睡得很晚，明明很困但就是无法入睡，都12点多钟还是睡不着，躺在床上总是要很久很久才能入睡